特許

J-GLOBAL ID：200903091540954829

DMA制御回路

発明者： 夏井 聡
出願人/特許権者： 横河電機株式会社
代理人 (1件)： 小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平3-336915
公開番号（公開出願番号）：特開平5-173930
出願日： 1991年12月19日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】簡単な回路構成で仮想記憶メモリ方式に対応するDMA制御を実現する。【構成】DMA用の仮想アドレスを発生するアドレスカウンタ回路と、DMAデータ長を管理するサイズカウンタ回路と、プロセッサにより仮想アドレスと実アドレスの対応が設定され、アドレスカウンタ回路からの出力を実アドレスに変換するアドレス変換バッファと、通常のDMA終了割り込みと、変換するアドレスがアドレス変換バッファに存在しない場合にプロセッサへ割り込むための割り込み信号を発生する割り込み回路と、各I/O装置からのDMA要求を調停するアービターを具備する。

請求項（抜粋）：

仮想メモリ方式によるプロセッサとメモリと複数のI/O装置が接続されたシステムに用いられるDMA制御回路であって、各I/Oチャネルごとに用意され、DMA用の仮想アドレスを発生するアドレスカウンタ回路と、各I/Oチャネルごとに用意され、DMAデータ長を管理するサイズカウンタ回路と、 前記プロセッサにより仮想アドレスと実アドレスの対応が設定され、前記アドレスカウンタ回路からの出力を実アドレスに変換するアドレス変換バッファと、通常のDMA終了割り込みと、変換するアドレスが前記アドレス変換バッファに存在しない場合に前記プロセッサへ割り込むための割り込み信号を発生する割り込み回路と、前記各I/O装置からのDMA要求を調停するアービターを具備し、前記プロセッサが仮想アドレスを設定することによりDMAを起動した時、アドレス変換バッファにより実アドレスに変換してDMAを実行し、ページフォルトの場合にはプロセッサに割り込み、プロセッサが仮想アドレスと実アドレスの対応を設定すると直ちにDMAを継続するようにしたことを特徴とするDMA制御回路。

IPC (3件)：

G06F 13/28 310 ,  G06F 12/08 ,  G06F 13/12 330