特許

J-GLOBAL ID：200903091544052307

半導体装置の製造方法

発明者： 松本 繁春
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-312385
公開番号（公開出願番号）：特開平9-153542
出願日： 1995年11月30日
公開日（公表日）： 1997年06月10日
要約：

【要約】【課題】 半導体基板にトレンチを設け、このトレンチに酸化膜を埋設し、その表面を化学機械研磨法(CMP法)により研磨して素子分離領域を形成すると、素子分離領域の幅が広い場合にはその中央部の酸化膜の膜厚が薄くなり、平坦性が劣化される。【解決手段】 シリコン基板1に幅の広いトレンチTbを形成した後、トレンチの内側壁にシリコン窒化膜6を選択的に形成し、この窒化膜6を耐酸化膜としてトレンチの中央部の内底面に熱酸化膜7を形成する。その上でトレンチを酸化膜8で埋設し、この酸化膜8をCMP法により研磨して素子分離領域を形成する。幅の広い素子分離領域の中央部での膜厚の減少が防止でき、平坦性に優れたトレンチ構造の素子分離領域が形成される。

請求項（抜粋）：

半導体基板の素子分離領域の表面にトレンチを形成する工程と、前記トレンチのうち幅の広いトレンチの中央部に熱酸化膜を形成する工程と、前記トレンチを埋設するように埋め込み酸化膜を前記半導体基板の全面に形成する工程と、前記埋め込み酸化膜を前記半導体基板の略表面高さ位置まで研磨する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/76 ,  H01L 21/304 321 ,  H01L 21/316

FI (3件)：

H01L 21/76 L ,  H01L 21/304 321 S ,  H01L 21/94 A

引用特許：

審査官引用 (5件)

• 特開昭59-125638
  
• 特開昭60-189237
  
• 特開昭63-040337
  
• 特開平4-250650
  
• 特開昭57-111042