階層テストパターン作成装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-175268
公開番号（公開出願番号）：特開平7-036722
出願日： 1993年07月15日
公開日（公表日）： 1995年02月07日
要約：

【要約】【目的】複数の独立した下位論理回路からなる上位論理回路を自動的に生成して、各下位論理回路用テストパターンから上位論理回路のテストパターンを自動的に作成する、効率の良いテストパターン作成方式を実現する。【構成】各下位論理回路の端子情報50を入力された論理回路接続部100において入力端子接続手段110と選択器挿入手段120と出力接続手段130とを介して上位論理回路の接続情報を自動的に生成し、この上位論理回路の接続情報と各下位論理回路のテストパターン情報60とを入力された階層パターン作成部200において階層間端子トレース手段210と階層パターン編集手段220とパターン割付け手段230とを介して上位論理回路のテストパターン70を自動的に生成する。

請求項（抜粋）：

複数の独立して動作する下位論理回路を一つの上位論理回路として組み込む階層論理回路接続装置において、前記下位論理回路の入力端子に対応して前記上位論理回路の入力端子を生成して前記下位論理回路の入力端子とこの前記下位論理回路の入力端子に対応する前記上位論理回路の入力端子とをそれぞれ接続する入力端子手段と、前記下位論理回路の最大出力端子数個分の選択器を生成して前記上位論理回路の出力端子のうち同一の下位論理回路に属する出力端子は前記選択器のうち別々の選択器の入力端子に入力されるように接続するとともに前記選択器への制御信号に対応する前記上位論理回路の入力端子を生成して前記選択器の制御入力端子とこの前記選択器の制御入力端子に対応する前記上位論理回路の入力端子とを接続する選択器挿入手段と、前記選択器の出力端子に対応して上位論理回路の出力端子を生成して前記選択器の出力端子とこの前記選択器の出力端子に対応する前記上位論理回路の出力端子とをそれぞれ接続する出力端子接続手段とを有し、同一の下位論理回路に属する出力を前記選択器の各々から並行に出力するように接続することを特徴とする階層論理回路接続装置。

IPC (2件)：

G06F 11/22 310 , G06F 17/50

引用特許：

審査官引用 (4件)

特開平4-153777
特開平4-153777
特開昭64-049253

全件表示

前のページに戻る