特許

J-GLOBAL ID：200903091567308317

半導体装置およびその製造方法

発明者： 佐藤 典章
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-271629
公開番号（公開出願番号）：特開平6-125082
出願日： 1992年10月09日
公開日（公表日）： 1994年05月06日
要約：

【要約】【目的】 保護回路付きの半導体装置およびその製造方法に関し、寄生容量が少なく、簡単でかつ少ない工程により形成される、レイアウト面積の小さな保護ダイオードを備えた半導体装置およびその製造方法を提供する。【構成】 一導電型のゲート電極4を、半導体基板1の素子分離領域2上まで延在して形成する。素子分離領域2上で、ゲート電極4の延在部分にゲート領域上の導電型に対し反対導電型の不純物拡散層6を形成し、不純物拡散層6に電源配線9bを接続する。

請求項（抜粋）：

半導体基板(1)に、MIS型トランジスタを形成してなる半導体装置において、該MIS型トランジスタの一導電型を有するゲート電極(4)が、前記半導体基板(1)の素子分離領域(2)上まで延在し、前記素子分離領域(2)上で、前記ゲート電極(4)の延在部分に反対導電型の不純物拡散層(6)が形成され、該不純物拡散層(6)に、電源配線(9b)が接続されていることを特徴とする半導体装置。