特許

J-GLOBAL ID：200903091580368957

演算装置

発明者： 浅野 延夫 ,  上杉 充 ,  石川 利広 ,  岡本 稔
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-191092
公開番号（公開出願番号）：特開平7-046145
出願日： 1993年08月02日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】 ブランチメトリック計算を行う演算ステップ数の軽減を図る。【構成】 同一のポインタ38で番地指定する二つのデータメモリ21,22と、ALU30と、このALU30と並行して加算を行う加算器31と、ALU30と加算器31が同時に処理実施する場合に一対で使用するレジスタ32,33,34,35とを備える。二つのデータメモリ21,22から同一のポインタ38で指す番地の内容をそれぞれ読み出してALU30と加算器31に入力する。さらに、一対のレジスタ32,33,34,35の内容をそれぞれALU30と加算器31に他方の入力して加算し、それぞれの演算結果を再び一対のレジスタ32,33,34,35に格納する。

請求項（抜粋）：

同一のポインタで番地指定を行う二つのデータメモリと、算術論理演算手段と、この算術論理演算手段と並行して加算を行う加算手段と、上記算術論理演算手段と上記加算手段が同時に処理実施する場合に一対で使用する複数の記憶手段とを備え、上記二つのデータメモリから同一のポインタで指す番地の内容をそれぞれ読み出して上記算術論理演算手段及び上記加算手段に入力するとともに、一対の上記記憶手段の内容をそれぞれ上記算術論理演算手段及び上記加算手段の他方に入力して上記算術論理演算手段及び上記加算手段で加算し、それぞれの演算結果を再び一対の上記記憶手段に格納することを特徴とする演算装置。

IPC (2件)：

H03M 13/12 ,  G06F 17/10

引用特許：

審査官引用 (3件)

• 特開平2-215231
  
• 特開平4-352518
  
• 特開昭63-123232