特許

J-GLOBAL ID：200903091587308003

半導体装置およびその製造方法

発明者： 山下 征大
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-225778
公開番号（公開出願番号）：特開平5-067731
出願日： 1991年09月05日
公開日（公表日）： 1993年03月19日
要約：

【要約】【目的】 素子分離用絶縁膜上に容量素子が形成された半導体装置において、容量素子直下に生じる寄生容量を低減するとともに、半導体基板表面の段差の低減を図る。【構成】 容量素子9をその上に形成する素子分離用絶縁膜23の直下に、素子分離用絶縁膜23を経て酸素イオンを注入した後、シリコン基板1を熱処理することにより埋め込み絶縁層24を形成する。

請求項（抜粋）：

半導体基板上に素子分離用絶縁膜を形成し、更にこの素子分離用絶縁膜上に容量素子を形成した半導体装置において、上記素子分離用絶縁膜の、上記半導体基板表面からの高さを変えることなく上記素子分離用絶縁膜下の半導体基板内に埋め込み絶縁層を形成したことを特徴とする半導体装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/76 ,  H01L 21/316 ,  H01L 27/108

FI (2件)：

H01L 21/94 A ,  H01L 27/10 325 C