特許
J-GLOBAL ID：200903091598636843
デュアルポート電子データ記憶システム及び電子データ記憶システム、並びに同時アクセス方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
合田 潔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-274682
公開番号（公開出願番号）：特開平6-214871
出願日： 1993年11月02日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 改善されたディジタル電子メモリデバイスを提供すること。【構成】 相互書き込み回路234は、メモリアレイ202、204と、第1のラッチセット216、218と、第2のラッチセット230、232と、へ接続され、メモリアレイ202に事前に書き込まれ、かつ第1のラッチセットに格納されたデータに応答してメモリアレイ204にデータを書き込むこと、及びメモリアレイ204に事前に書き込まれ、かつ第2のダッチセットに格納されたデータに応答してメモリアレイ202にデータを書き込むことによって相互書き込みを行なう。
請求項（抜粋）：
デュアルポート電子データ記憶システムであって、データ及びアドレス情報を格納するためのデータ及びアドレスラッチの第1のセットと、データ及びアドレスラッチの前記第1のセットと連結された第1のメモリアレイと、データ及びアドレス情報を格納するためのデータ及びアドレスラッチの第2のセットと、データ及びアドレスラッチの前記第2のセットと連結された第2のメモリアレイと、前記第1のメモリアレイに事前に書き込まれ、かつデータ及びアドレスラッチの前記第1のセット内に格納されたデータに応答して前記第2のメモリアレイにデータを書き込むこと、及び前記第2のメモリアレイに事前に書き込まれ、かつデータ及びアドレスラッチの前記第2のセット内に格納されたデータに応答して前記第1のメモリアレイにデータを書き込むことによって、相互書き込み動作を実行するために、前記第1のメモリアレイと、前記第2のメモリアレイと、データ及びアドレスラッチの前記第1のセットと、データ及びアドレスラッチの前記第2のセットとに連結された相互書き込み回路と、を備え、これによって、前記第1及び前記第2のメモリアレイのいづれかに書き込まれたデータの冗長コピーが生成されることよりなるデュアルポート電子データ記憶システム。
IPC (3件)：
G06F 12/00 570
, G11C 11/401
, G11C 29/00 301
