特許
J-GLOBAL ID：200903091638450373
ホットエレクトロン注入プログラミング及びトンネル動作消去を有するPMOSメモリセル
発明者：
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-302924
公開番号（公開出願番号）：特開平9-260518
出願日： 1996年11月14日
公開日（公表日）： 1997年10月03日
要約：
【要約】【課題】 破壊的な接合ストレスを発生させることなしにセルのチャンネル長を減少させることを可能としたPMOSメモリセルを提供する。【解決手段】 PチャンネルMOSメモリセルは、N-ウエル(18)内に形成したP+ソース(14)及びドレイン(16)領域を有している。薄いトンネル酸化物(24)がウエル表面と上側に存在するフローティングゲート(22)との間に設けられている。上側に存在する制御ゲート(26)は、絶縁層(28)によってフローティングゲートから絶縁されている。本装置は、アバランシェブレークダウンなしで、チャンネル領域のドレイン端部からフローティングゲートへのホットエレクトロン注入によってプログラミングが行なわれ、そのことはプログラミング期間中にセルをビット毎に選択可能なものとさせている。消去、ドレイン、Nウエル領域を同じくバイアスさせて、フローティングゲートからNウエルへの電子のトンネル動作によって行なわれる。
請求項（抜粋）：
半導体メモリセルにおいて、内部にP+ソースと、P+ドレインと、前記ソース及び前記ドレインの間に延在するチャンネル領域とが形成されているN型ウエル領域、前記ウエル領域の上側に存在する第一絶縁層、前記第一絶縁層の上側に存在するフローティングゲート、前記フローティングゲートの上側に存在する第二絶縁層、前記第二絶縁層の上側に存在する制御ゲート、を有することを特徴とする半導体メモリセル。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
