特許
J-GLOBAL ID:200903091674085053

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外8名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-011563
公開番号(公開出願番号):特開平7-221207
出願日: 1994年02月03日
公開日(公表日): 1995年08月18日
要約:
【要約】【目的】 本発明は、高信頼性で高集積化に適し、かつ高速性を実現することを目的とする。【構成】 情報記憶用のMOSFET5のゲート・ソース間に接続された第1の強誘電体膜コンデンサ1と、一端がMOSFET5のゲートに接続され他端に書き込み信号が印加される第2の強誘電体膜コンデンサ2と、一端がMOSFET5のゲートに接続された第3の強誘電体膜コンデンサ3とを有し、第3の強誘電体膜コンデンサ3の極板に残留分極を残した状態で第2の強誘電体膜コンデンサ2の他端に書き込み信号を印加することを特徴とする。
請求項(抜粋):
ドレインから記憶情報が読み出されるMOSFETと、該MOSFETのゲート・ソース間に接続された第1の強誘電体膜コンデンサと、一端が前記MOSFETのゲートに接続され他端に書き込み信号が印加される第2の強誘電体膜コンデンサと、一端が前記MOSFETのゲートに接続された第3の強誘電体膜コンデンサとを有し、該第3の強誘電体膜コンデンサの極板に残留分極を残した状態で前記第2の強誘電体膜コンデンサの他端に書き込み信号を印加するように構成してなることを特徴とする半導体記憶装置。
IPC (9件):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 11/22 ,  G11C 14/00 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 27/10 451 ,  H01L 29/78
FI (4件):
H01L 29/78 371 ,  G11C 11/40 101 ,  H01L 27/10 325 J ,  H01L 29/78 301 E

前のページに戻る