特許

J-GLOBAL ID：200903091684974590

直列接続されたゲート制御される半導体の電圧配分の均等化のための方法および装置

発明者： バクラン、マルク-マチアス
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 富村 潔
公報種別：公表公報
出願番号（国際出願番号）：特願平7-523801
公開番号（公開出願番号）：特表平9-510334
出願日： 1995年03月03日
公開日（公表日）： 1997年10月14日
要約：

【要約】本発明は直列接続されたゲート制御される半導体(2)の電圧配分の均等化のための方法および装置に関する。本発明によれば、オン状態の間に、負荷電流(iL)の電流測定値に関係して予め決定されたターンオフ遅れ時間が呼び出され、またこれらがスイッチオフが行われた後に求められた電圧誤配分に関係して更新される。こうして、自動的に常に更新された作動状態に適応する、直列接続されたゲート制御される半導体(2)の電圧配分の均等化のための方法および装置(14)が得られる。

請求項（抜粋）：

相い異なる長さのターンオフ時間を有するゲート制御される半導体(2)の直列回路における電圧配分を均等化するための方法において、a)直列接続されたゲート制御される半導体(2)のオン状態の間に、この半導体(2)を通って流れる電流(iL)が測定され、b)この測定された電流値に関係して、直列接続されたゲート制御される半導体(2)に対してそれぞれ予め決定されたターンオフ遅れ時間が呼び出され、c)ターンオフ信号(A)の到来により、求められたターンオフ遅れ時間を有する直列接続されたゲート制御される半導体(2)がスイッチオフされ、d)この半導体(2)のスイッチオフが行われた後に設定すべき時間の後にこの半導体(2)におけるオフ電圧配分が求められ、e)この求められたオフ電圧配分に関係して電圧誤配分の値が求められ、f)呼び出されたターンオフ遅れ時間が、電圧誤配分の求められた値(ΔU1、...、ΔUn-1)から成るブール演算に比例する大きさがそれぞれ加えられることによって更新され、またg)これらの更新されたターンオフ遅れ時間が記憶されることを特徴とする直列接続されたゲート制御される半導体の電圧配分の均等化のための方法。

IPC (4件)：

H03K 17/10 ,  H02M 1/08 341 ,  H02M 1/088 ,  H03K 17/73

FI (4件)：

H03K 17/10 ,  H02M 1/08 341 A ,  H02M 1/088 ,  H03K 17/73 E