特許
J-GLOBAL ID：200903091689642510
周辺装置へのデータ転送のシステム及び方法
発明者：
出願人/特許権者：
代理人 (1件)：
中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-320218
公開番号（公開出願番号）：特開平6-282501
出願日： 1993年12月20日
公開日（公表日）： 1994年10月07日
要約：
【要約】【目的】 ホスト計算機(ホスト)内に特別のハードウェアを、またホストと周辺装置を結合する特別のインタフェースケーブルを、必要とすることなく、ホストから周辺装置に対するデータ転送の速度を増加させるシステムと方法。【構成】 データはホスト16から周辺装置10に4キロバイトのバーストで転送される。ハンドシェークはホストと周辺装置の間で、バーストの間にのみ行われる。周辺装置データのバイトは、ホスト計算機内で複数のデータのバイトに割り当てられる。複数バイトはホストから周辺装置に送信され、そして送信される各バイトはデータクロックと周辺装置データのいくつかのビットを含んでいる。一つの実施例では、周辺装置データのバイトは、ホスト計算機内で二つのバイトに割り付けられ、そして各バイトは周辺装置データの部分と共に送信される一対のクロック信号を持っている。
請求項（抜粋）：
ホスト計算機とプリンター間でデータを転送するためのシステムにおいて、複数の出力データバイトを生成するホスト計算機の出力インタフェースであって、前記の複数の出力データバイトの各々は第一および第二の部分を持ち、前記の第一の部分は複数のプリンターデータのバイトの一部を含み、そして前記の第二の部分はクロック信号を含む、ホスト計算機の出力インタフェース、前記出力インタフェースから、前記の複数の出力データを受信する、プリンター内の入力バッファ、前記の複数の出力データバイトの少なくとも一つを分析し、そして前記の一つの出力データバイトにパリティエラーが生じた場合はパリティエラー信号を発生するための、前記入力バッファに結合された、パリティエラーチェック回路、前記の受信した出力データバイトの前記の第二の部分の各々からの前記クロック信号を検出し、そして検出クロック信号を発生する、クロック検出回路、前記の検出クロック信号を受信し、前記の検出クロック信号に関して予め決められた遅延を有する遅延クロック信号を発生する遅延タイマー、および前記の受信された出力データバイトの前記の第一の部分を蓄積するための、前記入力バッファと結合され、そして前記遅延クロック信号により動作することができる蓄積レジスターを有し、これにより、前記の出力データバイトの前記第一の部分がホスト計算機からプリンターに転送され、そして前記プリンターデータの複数のバイトとして再構成されることを特徴とするシステム。
IPC (2件)：
G06F 13/00 301
, G06F 3/12
