特許

J-GLOBAL ID：200903091703387900

増幅器の保護回路

発明者： 細谷 学
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平8-007178
公開番号（公開出願番号）：特開平9-199950
出願日： 1996年01月19日
公開日（公表日）： 1997年07月31日
要約：

【要約】【課題】 入力信号レベルの増加等でFETで構成した電力増幅器のドレイン電流が増大し、破壊に達するのを未然に保護する。【解決手段】 端子2よりの信号レベルが増加し、電力増幅器1のドレイン電流が増加した場合、抵抗器4の降下電圧に基づいてドレイン電流検出部5でドレイン電流の増加を検出し、ゲート電圧制御部6によりループフィルタ7を介して電力増幅器1のゲート電圧を制御し、ドレイン電流の増加を抑止する。ゲート電圧制御部の制御にも拘らずドレイン電流が増大し、比較器8に入力するドレイン電流検出部よりの信号レベルが基準電圧9より大きくなった場合、比較器の出力信号レベルが「H」となり、この信号をラッチ回路10を介してスイッチ回路3に印加し、スイッチオフする。ラッチ回路は所要のリセット信号11でリセットされる。

請求項（抜粋）：

電界効果トランジスタを用いた電力増幅器のドレイン端子およびドレイン電源の間に介挿した抵抗器と、抵抗器の降下電圧に基づいて電力増幅器のドレイン電流を検出するドレイン電流検出部と、ドレイン電流検出部よりの信号に基づいて電力増幅器のゲート電圧を制御し、ドレイン電流の増加を抑止するゲート電圧制御部とからなる増幅器の保護回路。