特許

J-GLOBAL ID：200903091719676279

半導体装置の製造方法

発明者： 田中 篤司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-004412
公開番号（公開出願番号）：特開平6-216092
出願日： 1993年01月14日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】 半導体装置の製造における基板板厚の低減のために、基板の支持板からの取外しを容易に、かつ損傷や汚染を伴わずに施す。【構成】 一方の主面に熱発泡性接着剤層を、他方の主面に紫外線感光性接着剤層を備えた接着テープを用意する工程と、前記接着テープの熱発泡性接着剤層を支持板に、紫外線感光性接着剤層を被研磨半導体基板における素子パターンが形成された主面に対向し接着させる工程と、前記半導体基板の他方の主面に研磨を施す工程とを含む半導体装置の製造方法。

請求項（抜粋）：

一方の主面に熱発泡性接着剤層を、他方の主面に紫外線感光性接着剤層を備えた接着テープを用意する工程と、前記接着テープの熱発泡性接着剤層を支持板に、紫外線感光性接着剤層を被研磨半導体基板における素子パターンが形成された主面に対向し接着させる工程と、前記半導体基板の他方の主面に研磨を施す工程とを含む半導体装置の製造方法。

IPC (2件)：

H01L 21/304 321 ,  H01L 21/304

引用特許：

審査官引用 (3件)

• 特開平2-132884
  
• 特開昭62-173909
  
• 特開昭62-118707