特許
J-GLOBAL ID：200903091737242081
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-213842
公開番号（公開出願番号）：特開平6-059978
出願日： 1992年08月11日
公開日（公表日）： 1994年03月04日
要約：
【要約】 (修正有)【目的】命令キャッシュへの主記憶装置から命令をロードするまでパイプラインが空になるのを防ぐ。【構成】結果レジスタ116に例外処理ルーチンの先頭アドレスが納められていて、次のサイクルで命令ポインタ102へそれが移送され命令キャッシュ104が起動される。命令ポインタ102のアドレスが命令キャッシュ104中に有っても無くても有限状態論理111は次のステップへ進む。これによりキャッシュミスが生じても命令キャッシュの主記憶装置とのやりとりと有限状態論理111の後続のステップとをオーバラップすることができ、命令が必要の段になって命令キャッシュのミスにより待たせることが無くなる。
請求項（抜粋）：
比較的低速で大容量の主記憶装置と、該主記憶装置の内容を高速にアクセスするために、該主記憶装置の内容を適宜入れかえて使用する比較的高速で小容量の記憶手段であるキャッシュメモリとを、命令を格納する命令キャッシュと、命令中に指定されたオペランド・データを格納するデータキャッシュの、二つの分離したキャッシュメモリとを持ち、該命令キャッシュは命令の取り出しアドレスとは別に、予め定められたアドレスのデータを該主記憶装置から取り出すことを特徴とする情報処理装置。
引用特許：
前のページに戻る
