特許

J-GLOBAL ID：200903091755778150

D/A変換装置

発明者： 畠中 秀晃 ,  金秋 哲彦 ,  谷 泰範 ,  傍島 彰
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-058922
公開番号（公開出願番号）：特開平8-256061
出願日： 1995年03月17日
公開日（公表日）： 1996年10月01日
要約：

【要約】【目的】 1ビットD/A変換器を複数個用いたD/A変換装置に於いて、1ビットD/A変換器の相対誤差に起因した周期的ノイズの発生を除去する。【構成】 入力されたディジタル信号をノイズシェーパ11により所定のp階調に圧縮し、ノイズシェーパ11出力をデコーダ12でm個の1ビット信号列に変換して、各々に接続された1ビットD/A変換器(131,132,133,・・・・134)でアナログ信号に変換し、これらアナログ信号を加算器14で総合して本D/A変換装置のアナログ出力とする。本構成により、mを素数もしくは奇数とし、m個の1ビットD/A変換器(131,132,133,・・・・134)でD/A変換することにより、微小ディジタル信号の入力時における1ビットD/A変換器(131,132,133,・・・・134)の相対誤差に起因した周期的ノイズの発生を除去する。

請求項（抜粋）：

入力されたディジタル信号を所定のp階調に圧縮するノイズシェーパと、前記ノイズシェーパの出力を対応したm個の1ビット信号列に変換するデコーダと、前記デコーダの出力をアナログ信号に変換するm個の1ビットD/A変換器と、前記1ビットD/A変換器のm個の出力を総合する加算器とを備え、前記mを前記p以上の素数とすることを特徴としたD/A変換装置。

IPC (3件)：

H03M 1/66 ,  H03M 1/08 ,  H03M 3/02

FI (3件)：

H03M 1/66 C ,  H03M 1/08 B ,  H03M 3/02