特許

J-GLOBAL ID：200903091771976744

半導体装置の製造方法

発明者： 伊藤 彰浩 ,  佐藤 新治
出願人/特許権者： 株式会社リコー
代理人 (1件)： 植本 雅治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-105454
公開番号（公開出願番号）：特開平11-288936
出願日： 1998年04月01日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】 より低い熱処理温度で薄いバリア膜を形成する半導体装置の製造方法を提供する。【解決手段】 半導体基板1上に設けられたSiO2系絶縁膜2上に、25at.%以下のN原子を含むCu-N領域3と該Cu-N領域3に接する拡散源金属層4とを有するCu配線構造体を設け、該Cu配線構造体の側壁に、拡散源金属層4を構成する原子を含む側壁バリア層を熱処理を行なって形成する。

請求項（抜粋）：

半導体基板上に設けられたSiO2系絶縁膜上に、25at.%以下のN原子を含むCu-N領域と該Cu-N領域に接する拡散源金属層とを有するCu配線構造体を設け、該Cu配線構造体の側壁に、拡散源金属層を構成する原子を含む側壁バリア層を熱処理を行なって形成することを特徴とする半導体装置の製造方法。