半導体記憶装置のビット線プリチャージ回路

発明者：
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平8-263315
公開番号（公開出願番号）：特開平10-112185
出願日： 1996年10月03日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】書き込み動作の場合に、ビット線BIT,BITバーをプリチャージレベルよりも高電位に変化させることにより、寄生容量Cのカップリングによるビット線BIT,BITバーの電位の低下によってメモリセルMRCのデータが破壊されるのを防止することができる半導体記憶装置のビット線プリチャージ回路を提供する。【解決手段】プリチャージ期間にビット線BIT,BITバーをNMOSトランジスタN1を介して電源VCCに接続するプリチャージ回路1aと、書き込み動作時のプリチャージ期間の直後に、ビット線BIT,BITバーをPMOSトランジスタP2を介して電源VCCに接続するライトプリチャージ回路1bとを備えた。

請求項（抜粋）：

複数本のワード線と複数本または複数対のビット線がそれぞれ行列方向に配設されると共に、各ビット線または各ビット線対に複数のメモリセルがそれぞれ異なるワード線によって制御されるスイッチ素子を介して接続された半導体記憶装置において、書き込み動作と読み出し動作の前に、全てのビット線の電位を電源電圧と接地電圧とのほぼ中間のプリチャージレベルにチャージするビット線プリチャージ回路であって、書き込み動作を行う際、その動作の開始前に、プリチャージレベルにチャージされたビット線の電位をさらに一定レベルだけ変化させるライトプリチャージ回路を備えた半導体記憶装置のビット線プリチャージ回路。

引用特許：

審査官引用 (2件)

特開昭60-239996
特開昭63-161594

前のページに戻る