特許

J-GLOBAL ID：200903091782993217

不揮発性半導体記憶装置

発明者： 家木 智正 ,  友枝 光弘 ,  林 有里 ,  赤塚 英 ,  古庄 辰記 ,  定家 弘美
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-240732
公開番号（公開出願番号）：特開平10-092191
出願日： 1996年09月11日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】 過消去を起こしやすいメモリセルに接続されたビット線を自動的に冗長ビット線と置換できる不揮発性半導体記憶装置を提供する。【解決手段】 自動テストコマンド信号が入力されると、すべてのワード線28を不活性化した状態で過消去検出回路60によって通常ビット線40が過消去か否かを判定する。その結果に従って不良アドレスを冗長ビット線活性化回路43にプログラムする。置換カウンタ62によって過消去ビット線の数をカウントし、過消去ビット線の数が冗長ビット線の数を超えていなければ、そのフラッシュメモリは良品であることをステータスレジスタ58に記憶する。

請求項（抜粋）：

複数の通常ビット線および冗長ビット線と、前記通常ビット線および前記冗長ビット線と交差する複数のワード線と、前記通常ビット線と前記ワード線との交点に設けられ、前記通常ビット線と前記ワード線とに接続された複数の通常メモリセルと、前記冗長ビット線と前記ワード線との交点に設けられ、前記冗長ビット線と前記ワード線とに接続された複数の冗長メモリセルと、前記冗長ビット線と置換されるべき通常ビット線の不良アドレスがプログラム可能であって、そのプログラムされた不良アドレスと同じアドレスが外部から与えられたとき前記冗長ビット線を活性化する冗長ビット線活性化手段と、外部から与えられた所定の信号に応答して前記通常メモリセルのうち過消去を起こした通常メモリセルに接続された通常ビット線を前記冗長ビット線と置換されるべきものとして検出する検出手段と、前記検出手段の結果に従って前記不良アドレスを前記冗長ビット線活性化手段にプログラムするプログラム手段とを備える、不揮発性半導体記憶装置。

IPC (2件)：

G11C 29/00 301 ,  G11C 16/06

FI (2件)：

G11C 29/00 301 B ,  G11C 17/00 309 F