特許
J-GLOBAL ID：200903091800517266
PLL装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-026445
公開番号（公開出願番号）：特開平5-227022
出願日： 1992年02月13日
公開日（公表日）： 1993年09月03日
要約：
【要約】【目的】 基準クロックと通話路系クロック間に位相ずれが生じたとき位相比較器とフィルタ回路を切り離し、異常な比較結果の影響を最小限に抑えることを可能にする。【構成】 位相比較器1により基準クロック2と通話路系クロック3との位相差を測定し、両者間に位相ずれがあると、位相比較器1からの情報により制御部11が位相比較器1とフィルタ部4間に介挿された遮断部10を遮断させ、フィルタ部4の電圧をPLLフリーラン発生時の電荷を保持させ、このフリーラン発生時に電圧制御発振器5の自走精度を向上させるようにしたものである。
請求項（抜粋）：
基準クロックと通話路系クロックとの位相差を測定する位相比較器と、この位相比較器の出力信号のうちの所定周波帯域の出力信号を出力するフィルタ部と、このフィルタ部からの上記出力信号の電圧に応じた周波数の信号を出力する電圧制御発振器と、この電圧制御発振器からの出力信号の周波数を分周して上記位相比較器に供給する上記通話路系クロックを生成する分周器とを有するループ回路の上記位相比較器と上記フィルタ部間に介挿され遮断指令信号を受けたとき上記ループ回路を遮断する遮断手段と、上記位相比較器の上記位相差の測定結果が所定期間以上になると遮断指令信号を発生して上記遮断手段に与えて遮断制御を行う制御部とを備えたPLL装置。
IPC (3件)：
H03L 7/10
, H03L 7/14
, H04L 7/033
H03L 7/10 A
, H04L 7/02 B
