特許
J-GLOBAL ID：200903091830162756
半導体モジュール
発明者：
出願人/特許権者：
代理人 (1件)：
大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願2003-031878
公開番号（公開出願番号）：特開2004-241734
出願日： 2003年02月10日
公開日（公表日）： 2004年08月26日
要約：
【課題】半導体モジュールの小型化を図りながら、モジュール内のインダクタンスを可能な限り小さくする。【解決手段】絶縁回路基板1の表面には、導体パターン2a、2bが形成されている。半導体チップ3は、その底面に形成されているドレインが導体パターン2aに接触し、その上面に形成されているソースがヒートスプレッダ5に接触するように設けられている。半導体チップ4は、その上面に形成されているソースが導体パターン2bに接触し、その底面に形成されているドレインがヒートスプレッダ6に接触するように設けられている。U電極23は、ヒートスプレッダ5、6に接触している。P電極21は導体パターン2aに接触し、N電極22は導体パターン2bに接触している。【選択図】 図1
請求項（抜粋）：
同一の表面に第1の導体パターンおよび第2の導体パターンが形成された絶縁回路基板と、
上記第1の導体パターンに接触するように設けられた第1の電極と、
上記第2の導体パターンに接触するように設けられた第2の電極と、
一方の表面に主電流入力領域を備え他方の表面に主電流出力領域を備え、その主電流入力領域が上記第1の導体パターンに接触するように上記絶縁回路基板に取り付けられた第1の半導体チップと、
一方の表面に主電流入力領域を備え他方の表面に主電流出力領域を備え、その主電流出力領域が上記第2の導体パターンに接触するように上記絶縁回路基板に取り付けられた第2の半導体チップと、
上記第1の半導体チップの主電流出力領域および上記第2の半導体チップの主電流入力領域に電気的に接続する第3の電極、
を有する半導体モジュール。
IPC (2件)：
FI (1件)：
前のページに戻る
