特許

J-GLOBAL ID：200903091844346566

マルチプロセッサ装置

発明者： 佐々木 敏一 ,  西村 聡 ,  林 俊明 ,  斉藤 栄樹
出願人/特許権者： 富士通株式会社
代理人 (1件)： 茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平5-112722
公開番号（公開出願番号）：特開平6-324766
出願日： 1993年05月14日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 プロセッサを搭載したプラグイン形式のパッケージ同士がバックボードを介して接続され、一方のパッケージの側から他方のパッケージに対してプロセッサをリセットするための実装情報を与えるマルチプロセッサ装置に関し、実装直後の誤動作を防止する。【構成】 パッケージ内の自己のプロセッサをリセットしてから一定時間後に他のパッケージのリセットを行うための実装情報を与える。

請求項（抜粋）：

プロセッサを搭載したプラグイン形式のパッケージ(PKG1,PKG2)同士がバックボード(BB)を介して接続され、一方のパッケージ(PKG1)側から他方のパッケージ(PKG2)に対してプロセッサをリセットするための実装情報を与えるマルチプロセッサ装置において、該一方のパッケージ(PKG1)が、パッケージ・プラグイン接続時に内部のプロセッサに対するリセット信号を発生させ、これから一定時間後に該実装情報を発生させるリセット部(10)を設けたことを特徴とするマルチプロセッサ装置。

IPC (2件)：

G06F 1/24 ,  H05K 10/00