半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-161691
公開番号（公開出願番号）：特開平11-007771
出願日： 1997年06月18日
公開日（公表日）： 1999年01月12日
要約：

【要約】【課題】半導体メモリー、特にDRAMの出力回路に好適な半導体集積回路に関し、長時間データ信号Hが保持された場合、ノード29、30の電位が電荷リークにより徐々に低下する。そしてその電位が、VDD+Vth、未満になると出力ノードの電位はそれに伴いVDD未満の電位となる問題があった。【解決手段】ノード30の電位の低下を電位検出回路9により検出することで、ノード32にHパルスを生じさせる。このパルスにより昇圧回路4を動作させ、ノード30の電位を再昇圧させる。【効果】長時間データ信号Hが保持された場合でも出力ノードの電位をVDDに保つことができる。

請求項（抜粋）：

データ信号に基づいて電源電位を昇圧した電位を出力する昇圧手段と、電源間に直列接続された第1及び第2のNchトランジスタとを有し、前記昇圧手段の出力電位に基づき前記第1のNchトランジスタのゲートが制御され、前記データ信号に基づき前記第2のNchトランジスタのゲートが制御され、前記第1のNchトランジスタと前記第2のNchトランジスタとの接続点の電位を出力とする出力回路を備える半導体集積回路において、前記昇圧手段の出力電位を検出する電位検出回路を備え、前記電位検出回路の検出出力により前記昇圧手段の昇圧動作が制御されることを特徴とする半導体集積回路。

IPC (2件)：

G11C 11/409 , G11C 11/407

FI (2件)：

G11C 11/34 354 Q , G11C 11/34 354 F

前のページに戻る