特許
J-GLOBAL ID：200903091870093200
読み出し専用メモリ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-258751
公開番号（公開出願番号）：特開平11-096784
出願日： 1997年09月24日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】 読み出し専用メモリにおいて、ビット線に接続されているメモリセルのドレイン容量を削減することで、電力消費を減少させる。【解決手段】 複数個のメモリセル1に対して、それらのメモリセル1を代表する、代表メモリセル8を設ける。アドレスデコーダ4により選択されたワード線2に接続されているメモリセル1のデータは、サブビット線7及び代表メモリセル8を介してビット線3に読み出される。またサブビット線7のディスチャージは、制御回路10の制御に基づき、ディスチャージ用トランジスタ9により行う。
請求項（抜粋）：
複数のワード線と、上記複数のワード線と互いに交差する複数のビット線と、上記各ワード線に接続され、アドレスを指定するアドレス信号を受けて上記ワード線を選択する複数のアドレスデコーダと、上記ワード線及び上記ビット線との交差する点に対応して配置され、上記各ワード線に接続されると共に、プログラムされたデータを保有する複数のメモリセルと、上記ビット線に沿って配置されている所定の個数の上記メモリセルが保有するデータを、サブビット線を介して上記ビット線に出力する第1の半導体素子と、上記サブビット線のディスチャージを行う第2の半導体素子と、上記第2の半導体素子が行うディスチャージを制御する制御手段とを備え、上記メモリセルが保有するデータを読み出す前に、上記ビット線をプリチャージすると共に、上記制御手段の制御に基づき、上記第2の半導体素子により上記サブビット線のディスチャージを行い、上記メモリセルが保有するデータを読み出す場合は、上記制御手段により上記サブビット線のディスチャージを停止し、上記アドレスデコーダにより選択されたワード線に接続されているメモリセルが保有するデータを、上記サブビット線及び上記第1の半導体素子を介して上記ビット線に読み出すことを特徴とする読み出し専用メモリ。
IPC (2件)：
FI (2件)：
G11C 17/00 634 B
, G11C 17/00 306 A
