特許

J-GLOBAL ID：200903091876883717

半導体装置およびその製造方法

発明者： 清水 哲司
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 小林 英一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-303670
公開番号（公開出願番号）：特開平7-161976
出願日： 1993年12月03日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 ポリサイド構造を有する半導体装置およびその製造方法を提供する。【構成】 Si基板1上にゲート酸化膜2を介して堆積された下地の多結晶Si膜3の上にシリサイド膜4を形成してなるポリサイド構造を有する半導体装置において、前記シリサイド膜4の上にアモルファスSi膜5を形成した後、酸化膜6を形成することにより、表面が平滑で良好なコンタクト特性のゲート電極を得ることができる。

請求項（抜粋）：

Si基板上にゲート酸化膜を介して堆積された下地の多結晶Si膜の上にシリサイド膜を形成してなるポリサイド構造を有する半導体装置において、前記シリサイド膜の上に多結晶Si膜および/またはアモルファスSi膜を形成してなることを特徴とする半導体装置。