特許

J-GLOBAL ID：200903091898933092

半導体記憶装置

発明者： 冨嶋 茂樹 ,  朝倉 幹雄 ,  有本 和民 ,  日高 秀人 ,  林越 正紀
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-030677
公開番号（公開出願番号）：特開平5-062461
出願日： 1992年02月18日
公開日（公表日）： 1993年03月12日
要約：

【要約】【目的】 センスアンプの位置に依存するセンス時間のばらつきがなく、ドライブトランジスタによるセンスアンプドライブ線の電位の引上げおよび引下げが十分に行なわれる半導体記憶装置を提供することである。【構成】 各サブアレイ3の側部に、複数のセンスアンプ6を含むセンスアンプ列60と平行に電源線Vcc1,Vss1が配置される。電源線Vcc1,Vss1は、複数のドライブトランジスタ7,8およびセンスアンプドライブ線SP,SNを介してセンスアンプ列60に含まれるセンスアンプ6に接続される。

請求項（抜粋）：

半導体基板上に形成される半導体記憶装置であって、第1の方向に沿って配列された複数のサブアレイを含むメモリアレイと、前記複数のサブアレイに対応して設けられた複数のセンスアンプ群と、所定の電源電位を受ける電源線と、前記複数のサブアレイに対応して設けられ、各々が前記電源線の電源電位を受けて対応するセンスアンプ群を駆動する複数の駆動手段とを備え、前記複数のサブアレイの各々は、前記第1の方向に平行に配置された複数のビット線、前記複数のビット線に交差する複数のワード線、および前記複数のビット線と前記複数のワード線との交点に設けられた複数のメモリセルを含み、前記複数のセンスアンプ群の各々は、対応するサブアレイ内の複数のビット線に接続された複数のセンスアンプを含み、前記複数のセンスアンプは、前記第1の方向と垂直な第2の方向に沿って配列され、前記電源線は、前記複数のサブアレイに対応して設けられた複数の第1の配線部を含み、前記複数の第1の配線部の各々は、対応するサブアレイの側部に前記第2の方向に平行に配置され、前記複数の駆動手段の各々は、対応するセンスアンプ群内の複数のセンスアンプと対応する第1の配線部との間に接続された複数の駆動回路を含む、半導体記憶装置。

引用特許：

審査官引用 (5件)

• 特開平2-177360
  
• 特開平2-177360
  
• 特開平2-003146
  
• 特開平4-228171
  
• 特開平3-091189