特許
J-GLOBAL ID:200903091909779791
MOSトランジスタ
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-019644
公開番号(公開出願番号):特開2002-222946
出願日: 2001年01月29日
公開日(公表日): 2002年08月09日
要約:
【要約】【課題】 再現性の高い工程を用いて低抵抗のゲート電極を有するGOLD構造を構成できるようにし、それにより、微細化が可能であるとともに信頼性の高いMOSトランジスタを提供する。【解決手段】 半導体基板1に形成したソース及びドレイン領域10a,10bと、酸化膜3bを介して形成したゲート電極5と、前記ソース及びドレイン領域10a,10bとチャネル形成領域30の間に前記ソース及びドレイン領域10a,10bを取り囲むソース及びドレイン低濃度領域6a’,6b’とを有するMOSトランジスタにおいて、前記酸化膜3bを介して前記ソース及びドレイン低濃度領域6a’,6b’に接する導電性である2つのサイドスペーサ9aと、前記ゲート電極5及び前記サイドスペーサ9a上に形成された導電性薄膜15とを有する。
請求項(抜粋):
半導体基板と、前記半導体基板中に所定間隔離れて形成したソース及びドレイン高濃度領域と、前記ソース及びドレイン高濃度領域の間の前記半導体基板上に酸化膜を介して形成した導電性のゲート電極と、前記ゲート電極の下部の前記半導体基板部分をチャネル形成領域として、前記ソース及びドレイン高濃度領域と前記チャネル形成領域の間に前記ソース及びドレイン高濃度領域を取り囲んでそれぞれ形成したソース及びドレイン低濃度領域とを有するMOSトランジスタにおいて、前記酸化膜を介して前記ソース及びドレイン低濃度領域に接する導電性である2つのサイドスペーサと、前記ゲート電極及び前記サイドスペーサ上に形成されており、前記ゲート電極と前記サイドスペーサとを電気的に接続する導電性薄膜とを有することを特徴とするMOSトランジスタ。
IPC (3件):
H01L 29/78
, H01L 21/28 301
, H01L 29/43
FI (3件):
H01L 21/28 301 D
, H01L 29/78 301 G
, H01L 29/62 G
Fターム (50件):
4M104AA01
, 4M104BB01
, 4M104BB02
, 4M104BB40
, 4M104CC01
, 4M104CC05
, 4M104DD04
, 4M104DD09
, 4M104DD16
, 4M104DD19
, 4M104DD23
, 4M104DD26
, 4M104DD37
, 4M104DD43
, 4M104DD55
, 4M104DD64
, 4M104DD65
, 4M104DD66
, 4M104DD72
, 4M104DD78
, 4M104DD84
, 4M104DD89
, 4M104EE05
, 4M104EE08
, 4M104EE12
, 4M104EE14
, 4M104EE15
, 4M104FF04
, 4M104FF06
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH12
, 4M104HH14
, 4M104HH16
, 5F040DA22
, 5F040DC01
, 5F040EC01
, 5F040EC03
, 5F040EC07
, 5F040EC13
, 5F040EF02
, 5F040EK01
, 5F040EL01
, 5F040EL02
, 5F040FA05
, 5F040FA08
, 5F040FA10
, 5F040FB02
前のページに戻る