特許

J-GLOBAL ID：200903091944836960

半導体装置の製造方法

発明者： 櫻井 眞人
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-296707
公開番号（公開出願番号）：特開2000-124224
出願日： 1998年10月19日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】 従来では、Si-Ge混晶層の選択成長を行う際にP型の不純物を含む多結晶シリコン膜が露出しているため、成長前の熱処理により自然酸化膜を除去する際にP型多結晶シリコン膜中の不純物が外方拡散され、Si-Ge混晶層を成長させるN型シリコン層表面上に付着しP型領域を形成する。その結果、本来のコレクタ領域までベース領域が広がるため、ベース内少数キャリアのベース走行時間が増加し、トランジスタの高速性を損なうという問題がある。【解決手段】 Si-Ge混晶層9aをエピタキシャル成長させる際に、P型多結晶シリコン層7aをノンドープの多結晶シリコン膜7bで覆う。これにより、成長前の熱処理によるP型不純物の外方拡散を防ぐことができる。この後、エミッタ形成工程における熱処理により、多結晶シリコン膜7bへ不純物の拡散を行い9aと7aを電気的に接続する。

請求項（抜粋）：

バイポーラトランジスタのコレクタ領域となる第1導電型半導体層に接して或いは絶縁膜を介して不純物を含む半導体を用いたベース引き出し電極を形成する工程と、前記ベース引き出し電極を含む領域において前記第1導電型半導体層を露出させる開口部を形成する工程と、前記開口部において前記第1導電型半導体層表面の自然酸化膜を熱処理により除去する工程と、前記第1導電型半導体層上に低不純物濃度の半導体層と高不純物濃度の第2導電型半導体層を成長する工程とを有する半導体装置の製造方法において、前記自然酸化膜を熱処理により除去する工程の前に、前記開口部に露出している前記ベース引き出し電極を低不純物濃度の半導体膜で覆う工程と、前記第2導電型半導体層形成工程後、熱処理により前記ベース引き出し電極から不純物を拡散させ、前記ベース引き出し電極と前記高不純物濃度の第2導電型半導体層とを電気的に接続する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/205

FI (2件)：

H01L 29/72 ,  H01L 29/205

Fターム (21件)：

5F003BA11 ,  5F003BA13 ,  5F003BB04 ,  5F003BB07 ,  5F003BB08 ,  5F003BC07 ,  5F003BC08 ,  5F003BE08 ,  5F003BF03 ,  5F003BF06 ,  5F003BF90 ,  5F003BG03 ,  5F003BM01 ,  5F003BP06 ,  5F003BP09 ,  5F003BP11 ,  5F003BP31 ,  5F003BP33 ,  5F003BP34 ,  5F003BP41 ,  5F003BP93