特許

J-GLOBAL ID：200903091983029940

クーロン閉塞が可能な多重メモリ装置、該装置の製造方法及び該装置における読出/書込/消去方法

発明者： ジャック・ゴーティエ ,  リオネル・パルン
出願人/特許権者： コミツサリア タ レネルジー アトミーク
代理人 (1件)： 志賀 正武 (外7名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-525933
公開番号（公開出願番号）：特表2001-527297
出願日： 1998年12月17日
公開日（公表日）： 2001年12月25日
要約：

【要約】【課題】 クーロン閉塞型の多重メモリ装置を提供することである。【解決手段】 フローティンググリッド(20)と制御グリッド(28)とを有するMOSFETトランジスタを備えたメモリ装置であって、前記フローティンググリッド(20)と制御グリッド(28)とが互いに離間した複数のナノスケールの導体アイランド(34)を備えた誘電体(32)によって離間されており、前記ナノスケールアイランド(34)が前記フローティンググリッド(20)と制御グリッド(28)との間の誘電体に均一に分布したアイランドの3次元構造(30)を形成していることを特徴とする。

請求項（抜粋）：

フローティンググリッド(20)と制御グリッド(28)とを有するMOSFETトランジスタを備えたメモリ装置であって、 前記フローティンググリッド(20)と制御グリッド(28)とが、互いに離間した複数のナノスケールの導体アイランド(34)を備えた誘電体(32)によって離間されており、前記ナノスケールアイランド(34)が前記フローティンググリッド(20)と制御グリッド(28)との間の誘電体内に均一に分布したアイランドの3次元構造(30)を形成していることを特徴とするメモリ装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 451 ,  H01L 29/06

FI (3件)：

H01L 27/10 451 ,  H01L 29/06 ,  H01L 29/78 371

Fターム (18件)：

5F001AA01 ,  5F001AA06 ,  5F001AA19 ,  5F001AA63 ,  5F001AB08 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AF20 ,  5F083EP02 ,  5F083EP17 ,  5F083EP23 ,  5F083EP53 ,  5F083EP56 ,  5F083EP57 ,  5F083JA01 ,  5F083JA31 ,  5F083ZA21