特許

J-GLOBAL ID：200903092001728242

マイクロプロセッサ及びデータ処理装置

発明者： 角丸 典子 ,  飯野 秀之 ,  宇都宮 晋一 ,  宮川 誠
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-016928
公開番号（公開出願番号）：特開平5-210623
出願日： 1992年01月31日
公開日（公表日）： 1993年08月20日
要約：

【要約】【目的】 複数のプロセッサから構成されるデータ処理装置の構成技術に関し、汎用マイクロプロセッサに対してもより少ない付属回路を介して接続可能なマイクロプロセッサ及びそのマイクロプロセッサを用いたデータ処理装置を提供することを目的とする。【構成】 バスアクセスの空間識別子を有し、バスアクセスの開始を示す信号端子BS#と、バスアクセスのタイプを示す信号端子BATと、当該マイクロプロセッサ固有の識別子を出力アドレスの一部に出力するアドレス端子と、当該マイクロプロセッサからの状態を受け取る信号端子CPSTとを備える第2のマイクロプロセッサCPU#1と接続される場合の第1の動作モードと、第3のマイクロプロセッサCPU#2と接続される場合の第2の動作モードとを具備し、第1の動作モード及び第2の動作モードにおける動作タイミングが同一である。

請求項（抜粋）：

バスアクセスの空間識別子を有し、少なくともバスアクセスの開始を示す信号端子(BS#)と、データ転送の際にそのバスアクセスのタイプを示す信号端子(BAT)と、当該マイクロプロセッサ固有の識別子を出力アドレスの一部に出力するアドレス端子と、当該マイクロプロセッサからの状態を受け取る信号端子(CPST)とを備えて、各種処理を行なう第2のマイクロプロセッサ(CPU#1)と接続される場合の第1の動作モードと、各種処理を行なう第3のマイクロプロセッサ(CPU#2)と接続される場合の第2の動作モードとを有し、前記第1の動作モード及び前記第2の動作モードにおける動作タイミングが同一であることを特徴とするマイクロプロセッサ。

引用特許：

審査官引用 (2件)

• 特公昭53-045861
  
• 特開昭63-085852