特許
J-GLOBAL ID：200903092056254150
SRAMメモリーセル
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-061572
公開番号（公開出願番号）：特開平5-090541
出願日： 1992年03月18日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 メモリーセルの占有面積を減少させ、セル内の相互連結を簡易化する。【構成】 コンパクトSRAMメモリーセルは、縦軸に沿って縦方向にオフセットすると共に、互いに入り込んだトランジスタゲートを有する2インバータ150,155を使用して、一方のインバータのゲート電極が縦軸に垂直に延びて他方のインバータの出力ノードに接続する。隣接セル50,60は横縁部を介して180°回転して、さらに縦縁部を介して反射させることにより重なる。
請求項（抜粋）：
絶縁層の上に位置する1セットのシリコンメサに形成され、電気的回路を形成するために接続されたNチャンネルとPチャンネルトランジスタを有し、そのNチャンネルとPチャンネルトランジスタが前記メサのドープされたシリコン領域に位置し、前記Nチャンネルトランジスタは少なくとも1つのPウェルに分類され、前記Pチャンネルトランジスタは少なくとも1つのNウェルに分類されているCMOS集積回路において、前記Nウェルの少なくとも1つがウェルインターフェイスでPウェルに隣接して、P-N接合点が前記ウェルインターフェイスで形成され、電気的電導部材がそのP-N接合点上に位置して、そのP-N接合点が前記電気的電導ストラップにより短絡されていることを特徴とするCMOS集積回路。
引用特許：
前のページに戻る
