特許

J-GLOBAL ID：200903092066997704

制御回路

発明者： 秦 芳広
出願人/特許権者： 株式会社アドバンテスト
公報種別：公開公報
出願番号（国際出願番号）：特願2000-126276
公開番号（公開出願番号）：特開2001-305196
出願日： 2000年04月20日
公開日（公表日）： 2001年10月31日
要約：

【要約】【課題】 本発明は、外部発振回路を使用しないで、制御に必要な期間のみクロックを生成することにより周辺のアナログ回路に影響を与えないようにした安定に動作する制御回路を提供する。【解決手段】 クロックを受けて、クロックに同期してコントロール信号と、エンド信号を出力するシーケンサと、外部信号によりスタート信号を生成し、該スタート信号を一端に受けてゲート出力するANDゲートと、該ANDゲートの出力を受けて信号を所定の時間遅延出力する遅延手段と、該遅延手段の遅延出力を受けて反転出力するインバータと、該インバータの反転出力を前記ANDゲートの他端にフィードバックしてクロックを発生し、前記エンド信号でクロックを停止して、前記シーケンサのクロックとして与えている解決手段。

請求項（抜粋）：

クロックを受けて、クロックに同期してコントロール信号と、エンド信号を出力するシーケンサと、外部信号によりスタート信号を生成し、該スタート信号を一端に受けてゲート出力するANDゲートと、該ANDゲートの出力を受けて信号を所定の時間遅延出力する遅延手段と、該遅延手段の遅延出力を受けて反転出力するインバータと、該インバータの反転出力を前記ANDゲートの他端にフィードバックしてクロックを発生し、前記エンド信号でクロックを停止して、前記シーケンサのクロックとして与えていることを特徴とする制御回路。

IPC (3件)：

G01R 31/316 ,  G06F 1/04 301 ,  H03K 3/02

FI (3件)：

G06F 1/04 301 F ,  H03K 3/02 P ,  G01R 31/28 C

Fターム (23件)：

2G032AA09 ,  2G032AD06 ,  2G032AE07 ,  2G032AE10 ,  2G032AE11 ,  2G032AG07 ,  5B079BA20 ,  5B079BB04 ,  5B079BC02 ,  5B079BC03 ,  5B079CC02 ,  5B079DD05 ,  5B079DD06 ,  5B079DD20 ,  5J043AA07 ,  5J043AA09 ,  5J043AA25 ,  5J043DD00 ,  5J043DD05 ,  5J043DD07 ,  5J043DD09 ,  5J043DD10 ,  5J043EE00

引用特許：

審査官引用 (4件)

• 特開昭58-219625
  
• 特開昭61-002085
  
• 特開昭58-219625
  
• 特開昭61-002085