特許

J-GLOBAL ID：200903092093522424

ディスプレイパネル用の電極の作製方法

発明者： 上原 昇 ,  大橋 洋一郎
出願人/特許権者： 大日本印刷株式会社
代理人 (1件)： 金山 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2003-009829
公開番号（公開出願番号）：特開2004-219928
出願日： 2003年01月17日
公開日（公表日）： 2004年08月05日
要約：

【課題】基板内の電極間のショート欠陥がなく、且つ、従来の修正方法におけるディスプレイパネル化した際の対向する電極間ショートの発生原因である、レーザ光照射による飛散物(パーティクル)が残らないような、電極形成方法を提供する。【解決手段】基板上に配設された電極用膜上に所定形状のレジスト膜を形成し、該レジスト膜を耐エッチング膜として、レジスト膜の開口から露出した電極用膜をエッチングし、更にレジスト膜の除去、洗浄等を行い、前記所定形状のレジスト膜に対応した形状の電極を形成する、フォトエッチング法によるディスプレイパネル用の電極の作製方法であって、前記所定形状のレジスト膜を形成する工程の後、前記エッチングする工程の前に、電極のショート欠陥の原因となるレジスト膜のパターン欠陥部を除去する除去工程を行う。そして、上記除去工程は、レーザ光照射によりレジスト膜のパターン欠陥部を除去するものであることを特徴とするものである。【選択図】 図1

請求項（抜粋）：

基板上に配設された電極用膜上に所定形状のレジスト膜を形成し、該レジスト膜を耐エッチング膜として、レジスト膜の開口から露出した電極用膜をエッチングし、更にレジスト膜の除去、洗浄等を行い、前記所定形状のレジスト膜に対応した形状の電極を形成する、フォトエッチング法によるディスプレイパネル用の電極の作製方法であって、前記所定形状のレジスト膜を形成する工程の後、前記エッチングする工程の前に、電極のショート欠陥の原因となるレジスト膜のパターン欠陥部を除去する除去工程を行うことを特徴とするディスプレイパネル用の電極の作製方法。

IPC (5件)：

G09F9/00 ,  G02F1/1343 ,  H05B33/10 ,  H05B33/14 ,  H05B33/28

FI (5件)：

G09F9/00 338 ,  G02F1/1343 ,  H05B33/10 ,  H05B33/14 A ,  H05B33/28

Fターム (28件)：

2H092HA04 ,  2H092MA13 ,  2H092MA14 ,  2H092MA15 ,  2H092MA17 ,  2H092MA37 ,  2H092MA46 ,  2H092NA29 ,  3K007AB08 ,  3K007AB11 ,  3K007AB18 ,  3K007BA06 ,  3K007CA01 ,  3K007CB01 ,  3K007CC00 ,  3K007DB03 ,  3K007FA00 ,  5G435AA17 ,  5G435BB05 ,  5G435BB12 ,  5G435CC12 ,  5G435GG12 ,  5G435HH01 ,  5G435HH12 ,  5G435HH14 ,  5G435HH20 ,  5G435KK05 ,  5G435KK10