特許
J-GLOBAL ID：200903092100272374
半導体集積回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-249271
公開番号（公開出願番号）：特開平6-104721
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】内部抵抗が比較的高い電源に接続される電源端子と内部抵抗が比較的低い電源に接続される電源端子との電位関係を逆転させて使用する場合でも、上記2つの電源端子間に電源保護用の素子を接続することが可能になり、上記内部抵抗が比較的高い電源に接続される電源端子に印加されたサージを吸収する能力を高めることが可能になるICを提供する。【構成】半導体基板上に形成され、所定の電源電位が供給される第1電源端子11と、前記半導体基板上に形成され、前記第1電源端子よりもそれぞれ低いあるいは高い電源電位が供給される第2電源端子12および第3電源端子13と、前記半導体基板上に形成され、上記第2電源端子および第3電源端子の間に接続され、ゲートおよび基板領域が前記第1電源端子に接続されている電源保護用のMOSトランジスタP0とを具備することを特徴とする。
請求項（抜粋）：
半導体基板上に形成され、所定の電源電位が供給される第1電源端子と、前記半導体基板上に形成され、前記第1電源端子よりもそれぞれ低電位あるいは高電位の電源電位が供給される第2電源端子および第3電源端子と、前記半導体基板上に形成され、上記第2電源端子および第3電源端子の間にソース・ドレイン間が接続され、ゲートおよび基板領域が前記第1電源端子に接続されている電源保護用のMOSトランジスタとを具備することを特徴とする半導体集積回路。
IPC (4件)：
H03K 19/003
, H01L 27/04
, H01L 27/06
, H03K 17/08
