アナログ-デジタル変換器及びこれを用いたイメージセンサ

発明者：
出願人/特許権者：
代理人 (1件)：三枝弘明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-026478
公開番号（公開出願番号）：特開2002-232291
出願日： 2001年02月02日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】少ないクロック数で低消費電力化が可能な列並列型のAD変換器をイメージセンサ上に実現する。【解決手段】列ごとに設けられた比較器100の一方の入力端子に画素信号Vsを与え、他方の入力端子に大きな電圧ステップの階段波を参照電圧Vc1で与え、比較器が反転するときのステップ数に対応したカウント値を上位ビットとしてラッチ回路115に保持するとともに、そのときの参照電圧Vc1を容量C1に保持する。その後、C2を介して小さな電圧ステップを参照電圧Vc2より与え再び比較器が反転するときのカウント値を下位ビット用のラッチ回路116の保持する。このように上位ビットと下位ビットを分けて量子化するとクロック数を少なくでき、低い帯域の回路で構成できるため低消費電力化が実現できる。

請求項（抜粋）：

【請求項1】複数の信号電圧を並列に保持する複数のサンプルホールド手段と、複数の該サンプルホールド手段からの出力電圧を共通の階段波状の参照電圧と比較する複数の比較手段と、上記参照電圧の変化に同期して与えられる共通の階段波のステップ数を表す2値化データから、上記各比較手段の比較結果が変化する時のデータを選択保持し、前記出力電圧に対応するデジタル信号を得るように、前記比較手段ごとに設けられたデジタル信号保持手段とを有し、前記2値化データを複数のデータビット域に分け、該複数のデータビット域にそれぞれ対応したステップで変化する階段波状の複数の前記参照電圧を各比較手段に共通に与える参照信号供給手段を設け、上位の前記データビット域に対応するステップで前記参照電圧を階段波状に変化させながら与えた場合における、前記比較手段の比較結果が変化する時点の当該参照電圧を保持する参照電圧保持手段を前記比較手段ごとに設け、前記参照電圧保持手段にて保持された前記参照電圧の値を起点として、下位の前記データビット域に対応するステップで前記参照電圧を階段波状に変化させるように構成したことを特徴とするアナログ-デジタル変換器。

IPC (3件)：

H03M 1/34 , H01L 27/146 , H04N 5/335

FI (3件)：

H03M 1/34 , H04N 5/335 Z , H01L 27/14 A

Fターム (25件)：

4M118AA04 , 4M118AB01 , 4M118BA14 , 4M118CA02 , 4M118DD09 , 4M118DD11 , 4M118FA06 , 5C024CY42 , 5C024HX13 , 5C024HX23 , 5C024HX29 , 5C024HX47 , 5C024HX50 , 5J022AA07 , 5J022AA14 , 5J022BA06 , 5J022BA07 , 5J022CA10 , 5J022CB01 , 5J022CB07 , 5J022CC02 , 5J022CE05 , 5J022CE09 , 5J022CF01 , 5J022CF07

引用特許：

出願人引用 (2件)

特開昭56-096527
特公昭40-012751

審査官引用 (2件)

特開昭56-096527
特公昭40-012751

前のページに戻る