半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-354698
公開番号（公開出願番号）：特開2001-176985
出願日： 1999年12月14日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】 nMOSおよびpMOSそれぞれのトランジスタ特性の向上が図られたCMOSを備えた半導体装置を提供する。【解決手段】 nMOSのゲート電極6の仕事関数ΦMnを、シリコンの電子親和力χsと、シリコンの真性フェルミ準位εiとシリコンの真空準位とのエネルギー差Φiとの間の値にする、すなわち、χs<ΦMn<Φiの関係が成り立つように設定する。また、pMOSのゲート電極7の仕事関数ΦMpを、シリコンの電子親和力χsとシリコンのバンドギャップエネルギーEgとを加えたものと、シリコンの真性フェルミ準位εiとシリコンの真空準位とのエネルギー差Φiとの間の値、すなわち、Φi<ΦMp<χs+Egの関係が成り立つように設定する。それにより、CMOSにおいて、nMOSおよびpMOSのそれぞれが、本来の性能を十分に発揮できる。

請求項（抜粋）：

シリコン基板を用いて形成されたn型およびp型電界効果型トランジスタを含む相補型電界効果型トランジスタを備える半導体装置であって、前記n型電界効果型トランジスタのゲート電極の仕事関数が、少なくともゲート絶縁膜近傍において、シリコンの電子親和力より大きく、シリコンの真性フェルミ準位とシリコンの真空準位とのエネルギー差より小さく設定され、前記p型電界効果型トランジスタのゲート電極の仕事関数が、少なくともゲート絶縁膜近傍において、シリコンの真性フェルミ準位とシリコンの真空準位とのエネルギー差より大きく、シリコンの電子親和力とシリコンのバンドギャップエネルギーとを加えたものより小さく設定された、半導体装置。

IPC (3件)：

H01L 21/8238 , H01L 27/092 , H01L 29/43

FI (2件)：

H01L 27/08 321 D , H01L 29/62 G

Fターム (37件)：

4M104AA01 , 4M104BB02 , 4M104BB04 , 4M104BB08 , 4M104BB13 , 4M104BB14 , 4M104BB17 , 4M104BB24 , 4M104BB26 , 4M104BB30 , 4M104BB36 , 4M104CC05 , 4M104DD04 , 4M104DD26 , 4M104DD37 , 4M104DD41 , 4M104DD43 , 4M104DD45 , 4M104DD77 , 4M104DD79 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104HH16 , 4M104HH20 , 5F048AA00 , 5F048AA08 , 5F048AC03 , 5F048BA01 , 5F048BB10 , 5F048BB12 , 5F048BB14 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BG12 , 5F048DA23

前のページに戻る