特許

J-GLOBAL ID：200903092127405015

半導体装置の製造方法

発明者： 渡邉 健司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平8-275934
公開番号（公開出願番号）：特開平10-125687
出願日： 1996年10月18日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 マスク形成工程数を削減することにより、製品の工期の短縮化と歩留まりの向上を図るようにする。【解決手段】 半導体基板1の上に層間絶縁膜2、チタン膜3、窒化チタン膜4を介して形成されたタングステン膜5の成膜領域より狭い領域にシリカ膜6を形成する工程と、シリカ膜6をマスクにしてタングステン膜5が露出している領域を除去する工程と、シリカ膜6を除去する工程と、タングステン膜5を除去する工程とを有する。

請求項（抜粋）：

半導体基板上に所定の膜を形成する工程と、形成された膜の一部を除去する工程とを有する半導体装置の製造方法であって、前工程で形成された膜の上にシリカ膜を形成する工程と、該シリカ膜をマスクにして前記膜の露出している領域を除去する工程と、前記シリカ膜を除去する工程とを有してなることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3213 ,  H01L 21/304 321 ,  H01L 21/316

FI (3件)：

H01L 21/88 C ,  H01L 21/304 321 S ,  H01L 21/316 G

引用特許：

審査官引用 (2件)

• 特開昭59-016978
  
• 配線形成方法
  公報種別：公開公報   出願番号：特願平4-329103   出願人：株式会社日立製作所, 株式会社日立マイコンシステム