特許
J-GLOBAL ID：200903092141375501
半導体装置および半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-145338
公開番号（公開出願番号）：特開平10-056009
出願日： 1997年06月03日
公開日（公表日）： 1998年02月24日
要約：
【要約】【課題】 多層配線構造において高集積化の際の層間膜容量増加防止とビアホール抵抗の増加防止【解決手段】 本発明の半導体装置及び半導体装置の製造方法は第1の金属配線101が形成された半導体基板表面に第1の高フッ素濃度のフッ素含有プラズマ酸化膜102を形成する工程と、続いて第2の低フッ素濃度の耐湿性のないフッ素含有プラズマ酸化膜103を形成する工程と、化学的機械研磨を第2のフッ素含有プラズマ酸化膜のみに施す工程と、その開孔部に金属104を形成する工程と、第2の金属配線105を形成する工程を含みこれを1回または繰り返すことを特徴とすることにより、高集積化でも層間膜容量が増加防止およびビアホール抵抗の増加防止ができる。
請求項（抜粋）：
半導体基板上に形成された複数の配線と、前記複数の配線の間を埋める第1のフッ素を含むシリコン酸化膜と前記第1のフッ素を含むシリコン酸化膜上に形成され表面が平坦化された、第2の吸湿性のないフッ素を含むシリコン酸化膜を有することを特徴とする半導体装置。
IPC (3件)：
H01L 21/316
, H01L 21/768
, H01L 21/31
H01L 21/316 M
, H01L 21/90 M
, H01L 21/95
