特許
J-GLOBAL ID：200903092160781103
同時読出し/書込み機能付きフローティングゲート非揮発型メモリ及びこれを備えたマイクロプロセッサ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-222256
公開番号（公開出願番号）：特開平6-180999
出願日： 1992年07月30日
公開日（公表日）： 1994年06月28日
要約：
【要約】【目的】 プログラミング中に読み出すことができるフラッシュEPROMを提供する。【構成】 メモリが第1メモリアレイと第2メモリアレイとで構成されている。第1メモリアレイの第1アドレスを記憶する第1アドレスレジスタと、第2メモリアレイの第2アドレスを記憶する第2アドレスレジスタとを有している。第1メモリアレイと第2メモリアレイとに接続されるとともに、他方においてはメモリ出力に接続されて、第1メモリアレイまたは第2メモリアレイを選択的に出力に接続するマルチプレクサがある。来入アドレスに応じて再プログラミングを行うべく第1メモリアレイを選択し、読出しを行うべく第2メモリアレイを選択するアレイ選択回路がある。このアレイ選択回路が第1アドレスを第1アドレスレジスタへ送り、第2アドレスを第2アドレスレジスタへ送る。このアレイ選択回路がマルチプレクサを制御し、第1メモリアレイの再プログラミングを行っているときに第2メモリアレイをメモリ出力に接続させる。
請求項（抜粋）：
第1メモリアレイと、第1メモリアレイの第1アドレスを格納する第1アドレスレジスターと、第2メモリアレイと、第2メモリアレイの第2アドレスを格納する第2アドレスレジスタと、一方において第1メモリアレイと第2メモリアレイに接続されており、他方において第1メモリアレイまたは第2メモリアレイを選択的に出力するメモリ出力に接続されたマルチプレクサと、入力されたアドレスに応じて再プログラミングオペレーションのために第1メモリアレイを選択し、読出しオペレーションのために第2メモリアレイを選択するアレイ選択回路であって、第1アドレスを第1アドレスレジスタへ送り、第2アドレスを第2アドレスレジスタへ送り、また、マルチプレクサを制御し、第1メモリアレイの再プログラミングを行っているときに第2メモリアレイをメモリ出力に接続させるアレイ選択回路ととを備えたフローティングゲート非揮発型メモリ。
IPC (2件)：
G11C 16/06
, G06F 12/00 560
