特許
J-GLOBAL ID:200903092166803494
高電圧出力制御回路
発明者:
出願人/特許権者:
代理人 (1件):
松尾 憲一郎 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-264508
公開番号(公開出願番号):特開2003-078364
出願日: 2001年08月31日
公開日(公表日): 2003年03月14日
要約:
【要約】【課題】 出力電圧を正から負、及び、負から正に連続的に精度よく制御することができるようにした高電圧出力制御回路を提供する。【解決手段】 第1トランジスタのエミッタを第1電源に接続するとともに、コレクタを第1逆流防止素子を介して出力端子に接続し、また、第2トランジスタのエミッタを第2電源と接続するとともに、コレクタを第2逆流防止素子を介して出力端子に接続し、さらに、第1トランジスタのベースは、第1バイアス素子を介して第1電源と接続するとともに、第2バイアス素子を介して入力端子と接続し、また、第2トランジスタのベースは、第4バイアス素子を介して第2電源と接続するとともに、第3バイアス素子を介して入力端子と接続し、正または負の電圧を供給可能とした第3電源を、出力制御素子を介して出力端子に接続した高電圧出力制御回路。
請求項(抜粋):
第1電源(V1)と第1トランジスタ(TR1)のエミッタとを接続するとともに、同第1トランジスタ(TR1)のコレクタを第1逆流防止素子を介して出力端子(Vout)に接続し、また、第2電源(V2)と第2トランジスタ(TR2)のエミッタとを接続するとともに、同第2トランジスタ(TR2)のコレクタを第2逆流防止素子を介して出力端子(Vout)に接続し、さらに、第1トランジスタ(TR1)のベースは、第1バイアス素子を介して第1電源(V1)と接続するとともに、第2バイアス素子を介して入力端子(Vin)と接続し、また、第2トランジスタ(TR2)のベースは、第4バイアス素子を介して第2電源(V2)と接続するとともに、第3バイアス素子を介して入力端子(Vin)と接続し、正または負の電圧を供給可能とした第3電源(V3)を、出力制御素子(R5)を介して出力端子(Vout)に接続することにより、正から負、及び、負から正への連続的な出力の制御を行なうことができるようにしていることを特徴とする高電圧出力制御回路。
IPC (4件):
H03F 3/26
, G05F 1/00
, G05F 1/10
, G01R 31/26
FI (5件):
H03F 3/26
, G05F 1/00 H
, G05F 1/00 J
, G05F 1/10 B
, G01R 31/26 Z
Fターム (42件):
2G003AA00
, 2G003AA01
, 2G003AA04
, 2G003AB03
, 2G003AB05
, 2G003AE01
, 2G003AG17
, 2G003AH05
, 2G003AH07
, 5H410BB04
, 5H410CC02
, 5H410CC05
, 5H410DD02
, 5H410EA11
, 5H410EA12
, 5H410EA32
, 5H410FF03
, 5H410FF26
, 5J091AA01
, 5J091AA18
, 5J091CA87
, 5J091CA88
, 5J091FA20
, 5J091HA08
, 5J091HA19
, 5J091HA25
, 5J091HA38
, 5J091KA01
, 5J091MA23
, 5J091UW09
, 5J500AA01
, 5J500AA18
, 5J500AC87
, 5J500AC88
, 5J500AF20
, 5J500AH08
, 5J500AH19
, 5J500AH25
, 5J500AH38
, 5J500AK01
, 5J500AM23
, 5J500WU09
前のページに戻る