特許

J-GLOBAL ID：200903092182221179

記憶装置、その情報読出し方法、情報書込み方法および記憶装置の製造方法

発明者： 森 俊彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平4-256701
公開番号（公開出願番号）：特開平6-112438
出願日： 1992年09月25日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】 より少ない素子数で、かつ小さな面積で構成しうる記憶装置と、その情報の読み出し方法、書き込み方法およびその記憶装置の製造方法を提供する。【構成】 行アドレス信号線Ax と、一対の列アドレス信号線Ay1,Ay2と、スタンバイ信号線Sbと、行アドレス信号線Ax と列アドレス信号線Ay1,Ay2との交差部に設けられたメモリセルとを有し、このメモリセルは、列アドレス信号線Ay1,Ay2間に順方向に直列接続された2個の負性微分ダイオードD1 ,D2と、負性微分ダイオードD1 ,D2 相互の接続点aと行アドレス信号線Ax との間に接続された所定のしきい値電圧Vth1 ,Vth2 に対応して正負双方向に電流を流す特性を有するしきい値ダイオードD3 と、スタンバイ信号線(Sb)に接続され、印加される電圧により負性微分ダイオードD1 ,D2 に流れる電流を制御するゲートGとから構成されていることを特徴とする。

請求項（抜粋）：

行アドレス信号線(Ax )と、一対の列アドレス信号線(Ay1,Ay2)と、スタンバイ信号線(Sb)と、前記行アドレス信号線(Ax )と前記列アドレス信号線(Ay1,Ay2)との交差部に設けられたメモリセルと、を有し、前記メモリセルは、前記列アドレス信号線(Ay1,Ay2)間に順方向に直列接続された2個の負性微分特性を有する素子(D1 ,D2 )と、前記2個の負性微分特性を有する素子(D1 ,D2 )相互の接続点(a)と前記行アドレス信号線(Ax )との間に接続され、正側および負側のしきい値電圧(Vth1 ,Vth2 )を越えた電圧が印加されるとそれに対応して正負双方向に電流を流す特性を有するしきい値ダイオード(D3 )と、前記スタンバイ信号線(Sb)に接続され、印加される電圧により前記2個の負性微分特性を有する素子(D1 ,D2 )に流れる電流を制御するゲート(G)と、から構成されていることを特徴とする記憶装置。

IPC (2件)：

H01L 27/11 ,  G11C 11/36