特許
J-GLOBAL ID：200903092217978049
パワーデバイスの制御回路、レベルシフト回路及び半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-330448
公開番号（公開出願番号）：特開平6-178552
出願日： 1992年12月10日
公開日（公表日）： 1994年06月24日
要約：
【要約】【目的】 制御電圧の充電時間を考慮して制御入力信号を設定する必要がなく、パワーデバイスを強制的にオフ状態にした異常状態の原因を正確に認識することができるパワーデバイスの制御回路を得る。【構成】 OC異常検出回路4は、過電流検出信号SO′に基づき、過電流異常信号FOOCを第1の外部出力端子P3から出力する。UV異常検出回路3は、入力信号VIN1及び制御電圧低下検出信号SMに基づき、制御電圧異常低下信号FOUVを第2の外部出力端子P4から出力するとともに、制御電圧異常低下信号FOUVが異常を指示する場合、微小遅延時間経過後、ターンオンパルスをORゲートG2を介してレベルシフト回路LONに出力する。【効果】 制御入力信号の制約がなくなるとともに、第1及び第2の外部出力端子より得られる信号に基づき、異常状態の原因を正確に認識することができる。
請求項（抜粋）：
主電源にトーテムポール接続された第1のトランジスタと第2のトランジスタとから構成され、前記第1及び第2のトランジスタはそれぞれ異なるレベルの第1及び第2の制御電圧でオン・オフ制御され、前記第1の制御電圧は、所定のコンデンサの両電極の電位差で規定され、前記所定のコンデンサは前記第1のトランジスタのオフ状態時に充電されるパワーデバイスの制御回路であって、第1及び第2の外部入力端子と、第1及び第2の外部出力端子と、前記第1の外部入力端子より得られる第1の制御入力信号に基づき、前記第1の制御電圧で前記第1のトランジスタのオン,オフを制御する第1の制御回路と、前記第2の外部入力端子より得られる第2の制御入力信号に基づき、前記第2の制御電圧で前記第2のトランジスタのオン,オフを制御する第2の制御回路とを備え、前記第1の制御回路は、オン信号/オフ信号に基づき、前記第1のトランジスタをオン/オフさせる前記第1の制御電圧を前記第1のトランジスタの制御電極に出力する駆動手段と、前記第1の制御入力信号がオン状態を指示する時、活性状態のオン指示信号を出力し、前記第1の制御入力信号がオフ状態を指示する時、活性状態のオフ指示信号を出力する指示信号発生手段と、前記オン指示信号が活性状態の時、前記オン信号を前記駆動手段に出力するオン状態制御手段と、前記オフ指示信号が活性状態の時、前記オフ信号を前記駆動手段に出力する第1のオフ状態制御手段と、前記第1のトランジスタを流れる電流量を検出し、該電流量が所定の電流量を上回ると異常状態を指示する過電流検出信号を出力する過電流検出手段と、前記過電流検出信号が異常状態を指示する時、前記オフ信号を前記駆動手段に出力する第2のオフ状態制御手段と、前記過電流検出信号の指示に基づき、正常/異常を指示する過電流異常信号を前記第1の外部出力端子に出力する過電流異常信号出力手段と、前記第1の制御電圧を検出し、該第1の制御電圧が所定レベルを下回ると、異常状態を指示する制御電圧低下検出信号を出力する制御電源電圧低下検出手段と、前記制御電圧低下検出信号が異常状態を指示する時、前記オフ信号を前記駆動手段に出力する第3のオフ状態制御手段と、前記制御電圧低下検出信号の指示に基づき、正常/異常を指示する制御電圧異常低下信号を第2の外部出力端子に出力するとともに、前記制御電圧低下検出信号が異常状態を指示した時点から、前記所定のコンデンサへの十分な充電が完了する時間以上の所定の遅延時間経過後に活性状態の前記オン指示信号を出力する制御電圧低下信号出力手段とを備えたパワーデバイスの制御回路。
IPC (2件)：
前のページに戻る
