特許
J-GLOBAL ID：200903092222337191
液晶表示装置
発明者：
,
出願人/特許権者：
代理人 (6件)：
社本 一夫
, 増井 忠弐
, 小林 泰
, 千葉 昭男
, 富田 博行
, 大塚 住江
公報種別：公開公報
出願番号（国際出願番号）：特願2005-050805
公開番号（公開出願番号）：特開2005-242359
出願日： 2005年02月25日
公開日（公表日）： 2005年09月08日
要約：
【課題】 フレームレートの制御による表示装置の画質悪化を減らす。【解決手段】 本発明は複数のフレームレート制御(FRC)データパターンを信号制御部のルックアップテーブルに記憶させた後、FRC処理を実施する液晶標識装置に関する。ルックアップテーブルに記憶されたFRCデータパターンは4×4データ行列を基本単位とし、各データエレメントは“1”または“0”のデータ値を有する。この4×4データ行列に対応する4×4画素行列は2×1ドット反転とフレーム反転が行なわれ、毎フレームに相当するFRCデータパターンで、「+」極性を有する画素に対応し、“1”の値を有するデータエレメントの数と「-」極性を有する画素に対応し、“1”の値を有するデータエレメントの数は互いにじである。これによって、同じFRCデータ値を有する相反した極性の画素数が互いにじになる。【選択図】 図3
請求項（抜粋）：
複数の画素を含む液晶表示板組立体と、
第1値または第2値をそれぞれに有する複数のデータエレメントからなるフレームレート制御(FRC)データパターンを複数個記憶し、複数の前記FRCデータパターンの中から、第1ビット数を有する入力映像データに対応するFRCデータパターンを選択し、前記選択されたFRCデータパターンに基づいて、前記入力映像データを、前記第1ビット数より少ない第2ビット数を有する出力映像データに変換して出力する信号制御部と、
前記信号制御部から出力される前記出力映像データに関連する前記FRCデータパターン内の前記データエレメントに対応して定めたデータ電圧を、前記データエレメントに対応する画素に印加するデータ駆動部と、
を含み、
前記データ電圧は第1極性または第2極性を有し、
前記出力映像データに関連する前記FRCデータパターン内の前記第1値を有する前記データエレメントに対応する前記画素において、前記第1極性を有するデータ電圧が印加される画素の数は、前記第2極性を有するデータ電圧が印加される画素の数と同じである、
液晶表示装置。
IPC (3件)：
G09G3/36
, G02F1/133
, G09G3/20
G09G3/36
, G02F1/133 575
, G09G3/20 611E
, G09G3/20 621B
, G09G3/20 623F
, G09G3/20 623K
, G09G3/20 631U
, G09G3/20 642A
2H093NA16
, 2H093NA34
, 2H093NA53
, 2H093NA55
, 2H093NC13
, 2H093NC34
, 2H093NC35
, 2H093ND06
, 2H093ND49
, 5C006AA16
, 5C006AC21
, 5C006AC27
, 5C006AC28
, 5C006AF13
, 5C006AF23
, 5C006AF42
, 5C006AF43
, 5C006AF44
, 5C006AF45
, 5C006AF46
, 5C006AF51
, 5C006AF52
, 5C006AF53
, 5C006AF61
, 5C006AF71
, 5C006AF83
, 5C006BB16
, 5C006BC03
, 5C006BC11
, 5C006BC20
, 5C006BF08
, 5C006BF14
, 5C006BF24
, 5C006FA22
, 5C006FA23
, 5C080AA10
, 5C080BB05
, 5C080DD05
, 5C080DD06
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ05
