特許

J-GLOBAL ID：200903092263983987

半導体記憶装置及びその製造方法

発明者： 一色 海平
出願人/特許権者： 株式会社リコー
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平8-140007
公開番号（公開出願番号）：特開平9-321154
出願日： 1996年06月03日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 この発明は、第3層目のポリシリコンのエッチング残渣を残らないようにして、選択ゲート間でのショート発生を防止し、半導体記憶素子の高い信頼性を得ることをその目的とする。【解決手段】 この発明は、チャネル上に絶縁膜を介して浮遊ゲート105と制御ゲート106と選択ゲート109とが順に積層形成されるとともに、選択ゲート109の一部がチャネル上に臨んで形成されて成る半導体記憶装置であって、半導体基板100表面よりも低い溝部103に浮遊ゲート105及び制御ゲート106が形成される。

請求項（抜粋）：

チャネル上に絶縁膜を介して浮遊ゲートと制御ゲートと選択ゲートとが順に積層形成されるとともに、前記選択ゲートの一部が前記チャネル上に臨んで形成されて成る半導体記憶装置であって、前記浮遊ゲート及び制御ゲートの形成部分が半導体基板表面よりも低い位置にあることを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434