特許
J-GLOBAL ID：200903092283061423
デコード回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 幸男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-193530
公開番号（公開出願番号）：特開平5-012103
出願日： 1991年07月08日
公開日（公表日）： 1993年01月22日
要約：
【要約】【構成】 この回路は、デコード用記憶部30に格納されたデコード変換テーブルによって、入力する制御信号に対応するデバイス選択信号を出力する構成とされている。そしてこのデコード用記憶部30に対し、外部装置から受け入れた任意のデコード変換テーブル用データを書き込むために、テーブル書込み制御部20が設けられている。【効果】 設計変更等の際にはこのテーブル書込み制御部20を動作させ、デコード変換テーブルの書き替えにより新たな論理でデバイス選択信号を出力させることができる。
請求項（抜粋）：
アドレスに制御信号を受け入れて、デバイス選択信号を出力するデコード用記憶部と、このデコード用記憶部に対し、外部装置から受け入れた任意のデコード変換テーブル用データを書き込むための制御を行う、テーブル書込み制御部とを備えたことを特徴とするデコード回路。
IPC (2件)：
G06F 12/06 515
, G06F 13/14 320
