特許

J-GLOBAL ID：200903092293743417

半導体パッケージ用基板およびその製造方法

発明者： 竹山 保博
出願人/特許権者： 東芝ケミカル株式会社
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-120254
公開番号（公開出願番号）：特開2002-313996
出願日： 2001年04月18日
公開日（公表日）： 2002年10月25日
要約：

【要約】【課題】 バンプの高さのバラツキを低減して、積層時に半導体チップに負荷が加わることのない信頼性の高い半導体パッケージを提供する。【解決手段】 バンプ6に要求される高さを考慮して銅箔11の厚みを最適に選定した銅張り板15を用意し、この銅張り板15の銅箔11を選択的に除去することによってバンプ6を形成する。これにより銅箔11とほぼ同等の高さ精度が保証されたバンプ6が得られ、半導体部品12に負荷が加わることのない信頼性の高い半導体パッケージを提供できるとともに、バンプ高さの決定に際し加味すべきマージンを低減でき、パッケージ全体を薄くすることができる。

請求項（抜粋）：

基材とこの基材の少なくとも一方面に張りつけられた銅箔とからなる銅箔張り材と、この銅箔張り材の前記基材の他方面に形成された導体パターンと、前記銅箔張り材の前記銅箔を選択的に除去することによって形成され、前記導体パターンとビア接続され、かつ前記基材に搭載される半導体部品の高さよりも突出した複数の外部接続端子とを具備することを特徴とする半導体パッケージ用基板。

IPC (5件)：

H01L 23/12 501 ,  H01L 21/60 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (3件)：

H01L 23/12 501 T ,  H01L 21/92 604 Q ,  H01L 25/08 Z