メモリ制御回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-038817
公開番号（公開出願番号）：特開平6-251582
出願日： 1993年02月26日
公開日（公表日）： 1994年09月09日
要約：

【要約】【目的】画像メモリに連続的に書き込みを実行している際に読み出し要求またはリフレッシュ要求が発生した場合にも、画像データの欠落を無くす。【構成】書き込みデータ10は一旦データ保持用の内部メモリ1に保持され、保持されている度にライトアドレスが増加する。アドレス比較部4は、内部メモリのライトアドレスとリードアドレスが不一致のときシーケンス部に対して書き込み要求を発生し、これを受けてシーケンス部5がRAS,CAS信号を、アドレス発生部がアドレスを、内部メモリが書き込みデータを出力し、画像メモリに対して書き込みを行い、この際内部メモリ用のリードアドレスがインクリメントされる。書き込み要求と読み出し要求が同時に発生した場合、内部メモリのライト動作は通常通り行われるが、画像メモリのライト動作の代わりにリード動作を実行し、この間の書き込みデータは内部メモリに保持され、画像メモリのリード動作終了後に順次画像メモリへ書き込みを行う。

請求項（抜粋）：

画像データの蓄積機能を有する画像メモリへ同時に書き込み動作要求、読み出し動作要求およびリフレッシュ要求が発生した場合、指定した優先度に基づいて読み出し動作要求またはリフレッシュ動作要求のいずれか一方の動作を実行するメモリ制御回路であり、入力データを一時格納する内部メモリと、前記読み出し要求あるいはリフレッシュ動作要求実行後に前記内部メモリ格納データを前記画像メモリに転送する手段とをさらに備えたことを特徴とするメモリ制御回路。

IPC (2件)：

G11C 11/406 , G09G 5/00 550

引用特許：

審査官引用 (4件)

特開昭57-060374
特開平3-088082
特開昭60-147856

全件表示

前のページに戻る