特許

J-GLOBAL ID：200903092320079125

半導体装置の製造方法

発明者： 小林 伸彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-164551
公開番号（公開出願番号）：特開平8-335603
出願日： 1995年06月08日
公開日（公表日）： 1996年12月17日
要約：

【要約】【目的】 TABテープのシングルポイントILBにおいて、ボンダー生産能力を低下させることなく、ボンディング位置ずれの発生を防止する。【構成】 手動で先頭の1ICについて位置合わせを行い、そのときのボンディング座標Aとインナーリードの画像データaを基準データとして記憶する(S101、102)。位置検出を行ってILBするICの数nを入力する(S103)。先頭のnICについては、パターンマッチング法によりインナーリード位置ずれを検出し、その位置ずれ量で座標Aを補正してILBする(S104〜108)。各インナーリードについて、n個の位置ずれ量の平均を求め、この平均値によりボンディング座標Aを補正する(S109)。この補正されたボンディング座標Cにより、残りのICのILBを行う(S110、111)。

請求項（抜粋）：

複数のデバイスホールが開孔され該デバイスホールの周囲に複数のインナーリードが形成されている長尺のTABテープを前記デバイスホールがボンディングステージに位置するように1単位ずつ搬送する過程と、複数の電極を有する半導体素子を前記デバイスホールに位置させる過程と、各インナーリードを対応する電極に個別にインナーリードボンディングする過程と、を有し、前記TABテープに複数の半導体素子を搭載する半導体装置の製造方法において、前記TABテープに搭載する先頭の数個の半導体素子についてのインナーリードボンディング時には各インナーリードの位置検出を行い、残りの半導体素子のインナーリードボンディング時には先頭の数個の半導体素子に対応するインナーリードの位置検出データの平均値に基づいてボンディング手段の位置合わせを行うことを特徴とする半導体装置の製造方法。