特許
J-GLOBAL ID：200903092324698296

フラッシュメモリ装置用リペアヒューズ回路

発明者：
河 昌 完

河 昌 完 について


出願人/特許権者：
現代電子産業株式会社

現代電子産業株式会社 について


代理人 (1件)： 中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-370257
公開番号（公開出願番号）：特開平10-199278
出願日： 1997年12月26日
公開日（公表日）： 1998年07月31日
要約：
【要約】【課題】リペア用ヒューズセルの読み出し時流れる電流を減少させること。【解決手段】パワオン時発生するリセットパルスを用いて第1及び第2制御信号を生成するためのパワオンリセット回路と、上記第1及び第2制御信号を用いて遅延された第3及び第4制御信号を生成するための遅延回路と、上記第3制御信号を用いて遅延された第5制御信号を生成するためのゲート電圧制御回路と、上記第4制御信号によって一定の基準電圧を生成するための基準電圧発生回路と、上記第1及び第2制御信号をによって初期化されたあと上記第5制御信号を及び基準電圧によってヒューズセルに貯蔵されたデータをラッチするためのヒューズセルセンシング及びラッチ回路と、上記ヒューズセルセンシング及びラッチ回路の出力信号とノーマルアドレスを比較して冗長アドレス(Redundancy Address)を生成するためのアドレス比較回路から構成される。
請求項（抜粋）：
パワオン時発生するリセットパルスを用いて第1及び第2制御信号を生成するためのパワオンリセット回路と、上記第1及び第2制御信号を用いて遅延された第3及び第4制御信号を生成するための遅延回路と、上記第3制御信号を用いて遅延された第5制御信号を生成するためのゲート電圧制御回路と、上記第4制御信号によって一定の基準電圧を生成するための基準電圧発生回路と、上記第1及び第2制御信号をによって初期化されたあと上記第5制御信号を及び基準電圧によってヒューズセルに貯蔵されたデータをラッチするためのヒューズセルセンシング及びラッチ回路と、上記ヒューズセルセンシング及びラッチ回路の出力信号とノーマルアドレスを比較して冗長アドレスを生成するためのアドレス比較回路から構成されることを特徴とするフラッシュメモリ装置用リペアヒューズ回路。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM