特許

J-GLOBAL ID：200903092329128781

メモリアクセス制御装置

発明者： 村田 昌彦
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 渡部 敏彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-244838
公開番号（公開出願番号）：特開平8-083208
出願日： 1994年09月13日
公開日（公表日）： 1996年03月26日
要約：

【要約】【目的】 高速にメモリをアクセスし得るメモリアクセス制御装置を提供する。【構成】 本装置からメモリに出力されたメモリアクセス制御信号をモニタし、このモニタされたメモリアクセス制御信号の変化のタイミングが所定のタイミングより遅れている場合に中央処理装置(CPU)に対してウェイト信号を出力し、遅れていない場合はウェイト信号を出力しないようにする等、モニタ手段によるモニタ結果に基づいて中央処理装置に対するウェイト信号の出力を制御することにより、実際のメモリアクセス制御信号の遅延に応じたタイミングでメモリアクセス制御を行うようにし、従来の最大の遅延時間(ディレイ)を考慮した無駄なマージンを排除する。

請求項（抜粋）：

中央処理装置の制御の下にアクセス対象のメモリにメモリアクセス制御信号を出力するメモリアクセス制御装置において、本装置から前記メモリに出力されたメモリアクセス制御信号をモニタするモニタ手段と、該モニタ手段によるモニタ結果に基づいて前記中央処理装置に対するウエイト信号の出力を制御するウェイト制御手段と、を備えたことを特徴とするメモリアクセス制御装置。