特許

J-GLOBAL ID：200903092331322234

半導体装置

発明者： 飛田 洋一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-162068
公開番号（公開出願番号）：特開平10-012838
出願日： 1996年06月21日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】 容量素子の面積効率を改善する。【解決手段】 メモリセルキャパシタとストレージノードと同様の構成を備える導電層(6a1〜6an)を互いに分離して配置しかつ第3の導電層(14a)に電気的に共通に接続する。これらの第1の導電層上にキャパシタ絶縁膜(17a)を介してメモリセルキャパシタのセルプレートに相当する第2導電層(9a)を形成する。第1の導電層と第2の導電層の対向表面面積が大きくなり、限られた面積内で数多くの並列単位容量素子を形成し、面積効率の優れた容量素子を実現することができる。

請求項（抜粋）：

一方電極ノードと他方電極ノードとを有する容量素子を備える半導体装置であって、前記容量素子は、前記一方電極ノードに電気的に接続される第1導電型の半導体基板領域表面に互いに間をおいて配置される複数の第1導電型の第1の不純物領域、前記第1の不純物領域に電気的に接続されかつ前記半導体基板領域表面上に所定形状に形成されかつさらに互いに物理的に分離して配置される複数の第1の導電層、および前記複数の第1の導電層と絶縁膜を介して対向して配置されかつ前記他方電極ノードに電気的に接続される第2の導電層を備える、半導体装置。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/401 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 27/10 681 F ,  G11C 11/34 352 Z ,  H01L 27/04 C ,  H01L 27/10 621 B